intel inside是i幾的
在很早以前，PCIe便成為了伺服器匯流排的主流解決方案。
隨著大資料、人工智慧、雲計算等領域的發展，伺服器內的高速硬體資料互動需求變得愈發緊迫，迫使PCIe標準在近些年實現了跨越式發展，
在PCIe 5.0還未走進我們生活時PCIe 7.0都已在制定之中
。今天，就讓我們聊一聊PCIe那些事兒。
PCIe匯流排是什麼
在PC領域，CPU想與包括硬碟在內的硬體“交流”，
需要藉助一條名為“I/O匯流排”的通道
。
歷史上，第一代I/O匯流排通常是指ISA、EISA、VESA和Micro Platforms；第二代I/O匯流排則包含PCI、PCI-X和AGP。
2001年，英特爾在IDF大會上首次提出了第三代I/O匯流排3GIO的概念（直到2003年才正式商業化），後經PCI-SIG（PCI特殊興趣組織）認證釋出後才改名為PCI-Express（Peripheral Component Interconnect Expres），
擁有PCIe和PCI-E兩種縮寫名稱
。
簡單來說，PCI-Express（下文簡稱PCIe）是一種高速序列計算機擴充套件匯流排標準，具備高速序列、點對點雙通道、高頻寬傳輸、抗干擾能力強、傳輸距離遠、功耗低、（新標準）向下相容（老標準，需匹配的驅動配合）等優點，
自誕生之後便參與到連線顯示卡、固態硬碟以及採集卡和無線網絡卡等外設的任務中
。
透過PCIe連線的外設能獲得多少速度，
取決於該PCIe鏈路由多少條通道（Lane）構成
。
在消費級市場，PCIe鏈路可以支援1、2、4、8、12、16個通道，即×1、×2、×4、×8、×12、×16的PCIe鏈路。
初代PCIe 1。0能在一條通道 （×1） 上實現單向2。5GT/s（約250MB/s，詳細計算方法請見下文）的總吞吐量，在×16通道下的雙向總理論吞吐量為8GB/s。
到了最新的PCIe 7。0，其在×1通道上單向吞吐量就高達128GT/s（16GB/s），在×16通道下的雙向總理論吞吐量將達到驚人的512GB/s，
較之初代提升了整整64倍，如果和更早的133MB/s匯流排相比更是增長了480倍！
吞吐量的計算方式
按照PCI-SIG組織的最初設想，PCIe標準每更新一次，傳輸速率就會翻倍一次。
不過，
由於編碼方式和有效數量出現了變化，所以歷代PCIe標準在計算每一條Lane支援的吞吐量時會出現細微的變化
。
比如，PCIe 1。0和2。0編碼的有效資料是8b/10b方案，即每傳輸8個bit，需要傳送10個bit。以PCIe 1。0為例，2。5GT/s的傳輸速率意味著每一條通道上支援每秒鐘內傳輸2。5G個bit，因此其每一條Lane支援的吞吐量就是2。5GT/s × 8 ÷ 10 ＝2000Gbps，再用2000Gbps ÷ 8就能將bit轉換為Byte，也就是說PCIe 1。0×1的單向吞吐量為250MB/s，雙向為500MB/s。
從PCIe 3。0開始編碼的有效資料變成了128b/130b方案，也就是每傳輸128個bit，需要傳送130個bit。
因此，PCIe 3。0每一條Lane所支援的單向吞吐量就是8GT/s × 128 ÷ 130 = 7877Gbps ÷ 8 = 984。6MB/s，雙向為1。97GB/s，不再是整數。
不過，包括PCI-SIG組織在內，
為了便於使用者記憶在宣傳歷代PCIe速度時都習慣採用近似值
，也就是984。6MB/s ≈ 1GB/s、3938MB/s ≈ 4GB/s等等。
從PCI6。0開始，其編碼的有效資料再度變成了1b/1b方案，其原始的傳輸速率為64GT/s，每一條Lane所支援的單向吞吐量就變成了64GT/s ÷ 8 = 8GB/s，計算起來更容易。
PCIe通道的應用
一款PC的連線能力，或者說擴充套件潛力的強弱，
在很大程度上就取決於它內建了多少條PCIe通道
。
筆記本的擴充套件能力之所以比不過桌上型電腦，除了它的小身板無法容納更多介面和插槽以外，同期移動處理器內建的PCIe通道數量也沒有桌面處理器內建的多。
比如，第11代桌面酷睿i9-11900K的CPU內部就集成了多達20條CPU PCIe 4。0通道，作為對比，第11代移動酷睿H45（如i7-11800H）僅內建4條CPU PCIe 4。0通道。
到了第12代移動酷睿（如i7-12700H）才增加到16條CPU PCIe 4。0通道，其中8條用於搭配獨立顯示卡，其餘8條則可分給2塊PCIe 4。0×4的SSD。如果還嫌不夠，處理器的PCH（晶片組）中還有12條PCH PCIe 3。0通道可以分配給SSD、其他高速介面或外設。
第12代移動酷睿HX系列（如i7-12850HX）值得引起我們的重點關注，它首次在CPU內原生支援16條CPU PCIe 5。0通道以及4條CPU PCIe 4。0通道，與其搭配的PCH晶片組還能提供額外的16條PCH PCIe 4。0和12條PCH PCIe 3。0通道，可以打造出不遜於桌上型電腦擴充套件潛力的筆記本產品。
酷睿HX平臺可以讓遊戲本安裝更多硬碟，提供更豐富介面
之所以要將CPU PCI和PCH PCI通道分得如此清楚，
主要是因為它們之間的工作方式存在差異
。
其中，
CPU PCIe 通道直接與CPU連線，中間無需任何中轉，耗損更少
。
PCH PCI通道則是透過主機板（或與CPU整合封裝）的晶片組，經由DMI （Direct Media Interface） 鏈路連線到CPU。問題來了，PCH通常還管理著主機板上的諸多功能，例如USB器件、Wi-Fi、乙太網網絡卡以及板載音效卡等。由於CPU和晶片組之間的鏈路總頻寬有限，如果我們接駁了多個儲存外設並使用其他資源，
就有可能使鏈路達到飽和狀態進而導致效能（速度）上的下降
。
換句話說，透過連線到CPU的PCIe通道，資料無需再繞遠經由晶片組傳輸，有助於進一步降低延遲。因此，
大家未來在挑選處理器平臺時，可以優先考慮CPU PCI通道更多的產品。
那麼，在CPU PCI通道一定時如何提升連線能力？
答案自然是提升每個通道的效能了
，1個PCIe 4。0通道就相當於過去的2個PCIe 3。0通道，未來1個PCIe 7。0通道就相當於PCIe 4。0×8，足以供當下的頂級獨顯（如RTX 3080 Ti）滿血執行。
考慮到PCIe標準具備向下相容的特性，
在價格沒有太大起伏的情況下，追求支援更新PCIe標準的硬體平臺準沒錯
。
從PCIe 5.0到PCIe 7.0
PCIe 4。0大家應該已經非常熟悉了，採用該標準的SSD和顯示卡也已經普及，所以我們本文主要還是多關注一下PCIe 5。0及後續標準的特性。
蓄勢待發中：PCIe 5.0
PCI-SIG組織早在2019年5月便公佈了PCIe 5。0規範的1。0版本，只是首批支援該技術的消費級產品直到今天也鮮有量產上市。
簡單來說，PCIe 5。0繼續相容PCIe 4。0及之前的規範，沿用了128b/130b編碼方式、目標位元誤位元速率（BER）、信令和加擾方案等，只是更改了EIEOS和資料位元率定義等，透過改變電氣設計改善訊號完整性和機械效能，減少延遲，降低了長距離傳輸的訊號衰減。
PCIe 5.0最大的變化，還是實現了速度上的翻倍
，×1通道下的雙向吞吐量就達到了8GB/s左右，滿血×16通道時的雙向頻寬更是從PCIe 4。0的64GB/s提升到了128GB/s，已經遠遠超過了當前最強SSD和顯示卡對於頻寬的需求上限，可讓PC外設以更少的通道消耗就能實現同樣的頻寬，有利於降低硬體成本。
實際上，
從PCIe 5.0開始，其面向的就不單單是傳統的PC市場了，而是盯上了資料中心、高效能計算、邊緣計算、機器學習、人工智慧和5G網路等場景對頻寬日益增長的迫切需求
——早在2019年，英特爾就聯合一眾廠商共同成立了針對資料中心、高效能計算和AI等領域的CXL聯盟（Compute EXpress Link），作為一種開放性的互聯協議，CXL能夠讓CPU與GPU、FPGA或其他加速器之間實現高速高效的互聯，滿足現今高效能異構計算的要求，並且提供更高的頻寬及更好的記憶體一致性。
隨著英特爾第13代酷睿和AMD Zen 4處理器平臺的釋出，基於PCIe 5。0的消費級SSD和顯示卡就能與我們正式見面了。
變化超級大：PCIe 6.0
2022年1月，PCI-SIG組織正式釋出了PCIe 6。0規範的1。0版本，毫不誇張的說，
PCIe 6.0是PCIe誕生20多年來變化最大的一次，值得我們投入更多期待
。
簡單來說，
PCIe 6.0不再沿用過去的NRZ編碼方式，而是改用全新的PAM4脈衝調幅信令
，它使用4個訊號電平，而不是傳統的0/1兩個電平，單個訊號就能有四種編碼（00/01/10/11）狀態，這使得PAM4可以攜帶兩倍於NRZ信令的資料，結合1b/1b的編碼方案，效率提升1倍。
PCIe 6。0還引入了低延遲前向糾錯（FEC）和迴圈冗餘校驗（CRC）方案，有助緩和PAM4信令相關的誤位元速率增長，以改進頻寬效率和可靠性。此外，PCIe 6。0還支援FLIT模式，可顯著提高頻寬效率，並在保持向下相容的基礎上，最終將×16通道下的雙向頻寬提升到了256GB/s。
需要注意的是，
在PCIe 5.0還沒看到普及曙光的今天，PCIe 6.0更像是前瞻性技術，業內預估需要等到2023年中後期才能看到PCIe 6.0裝置的早期示例
（而且還並非消費領域）。哪怕是硬體製造商，如今也仍在研究如何將PCIe 6。0規範轉化為實際產品的問題。
普及路漫長：PCIe 7.0
2022年6月，PCI-SIG組織宣佈新一代的PCIe 7。0標準目前正在開發中，計劃在2025年正式釋出。新標準具備如下目標功能：
· 資料傳輸速率提高到64GT/s，16通道可以提供高達512GB/s的最大雙向頻寬。
· 利用四級脈衝幅度調製（PAM4）信令。
· 關注渠道引數和覆蓋範圍。
· 繼續以實現低延遲和高可靠性為目標。
· 提高電源效率。
· 保持與以往PCIe技術的相容性，支援與數以萬計現有產品的連線。
高達512GB/s的最大雙向頻寬，
意味著PCIe 7.0可滿足對可靠、高速、低延遲I/O互連的需求
，路線圖涵蓋了資料密集型應用和市場，包括800Gig乙太網、人工智慧（AI）和機器學習（ML）、高效能計算（HPC）、量子計算、超大規模資料中心和雲端應用等。
小結
在PCIe 5。0還沒有駛入普及車道時，過早地討論PCIe 7。0並沒有什麼實際意義，畢竟作為消費類PC上資源最密集的PCIe裝置——獨立顯示卡，也才剛剛突破PCIe 3。0的最大頻寬。在未來的很長一段時間裡，PCIe 4。0依舊是市場主流，待PCIe 5。0走入正軌之後，再讓我們深入探討下一代PCIe規範的意義吧。
